L'Europe allouera 270 millions d'euros au développement de l'écosystème RISC-V

EuroHPC JU a annoncé son intention d'organiser un concours pour le financement de projets dans le domaine de la création de systèmes HPC basés sur l'architecture RISC-V. Les propositions seront acceptées du 26 janvier au 4 avril 2023.

L'Union européenne prévoit d'allouer 270 millions d'euros au développement de l'écosystème RISC-V. Il s'agit à la fois de solutions matérielles et de logiciels d'accompagnement. En particulier, une approche basée sur des chiplets sera étudiée : cela permettra l'utilisation de processeurs RISC-V en paire avec des accélérateurs dans le même boîtier de puces.

L'initiative vise à réduire la dépendance de l'Europe vis-à-vis des produits dotés d'architectures x86 et Arm. Début 2022, le consortium EuroHPC JU a annoncé l'allocation de 141 millions d'euros pour le développement de ses propres CPU, accélérateurs et supercalculateurs. Il comprenait des solutions basées sur RISC-V. Dans l'Union européenne, une loi sur les puces a déjà été adoptée, visant à la formation d'un nouvel écosystème pour la production de microcircuits : le document contient des références répétées à l'architecture RISC-V.

Des institutions scientifiques en Europe ont créé des systèmes expérimentaux basés sur RISC-V. Par exemple, les utilisateurs peuvent accéder aux plates-formes SUPER-V du Barcelona Supercomputing Center (BSC) et à ExCALIBUR de l'Université d'Édimbourg. Et l'initiative européenne des processeurs a développé des accélérateurs d'apprentissage automatique RISC-V, qui apparaîtront sur des supercalculateurs exaflopiques dans les années à venir. BSC et Intel développent conjointement une puce de supercalculateur avec l'architecture RISC-V.

En général, l'intérêt pour RISC-V de la part des entreprises informatiques augmente rapidement. Récemment, plusieurs développeurs ont présenté des solutions dans ce domaine. Ainsi, Ventana Micro Systems a annoncé toute une famille de processeurs hautes performances, dont le premier était la puce Veyron v1. MIPS a un noyau eVocore P8700 haute performance basé sur RISC-V, et SiFive a un noyau Performance p670. La société Andes a présenté les puces RISC-V AndesCore AX60 pour l'IA, la 5G et le centre de données.

Auteur: Vitalii Babkin